台湾ファウンドリのTSMC社は、40nmプロセス技術を開発したことを明らかにした。新技術は、汎用の40G（General Purpose）、低電力の40LP（Low Power）に対応しており、2008年第2四半期にもウェーハ出荷を予定しているという。

　65nmプロセスと比べてゲート密度は2.35倍の高密度化を実現、動作電力は45nmプロセスと比べて15％までの削減が可能という。40LPは、ワイヤレスやポータブル機器向け、40GはCPUやGPU（Graphic Processing Unit）などを含む高性能な民生機器向けという。45nmと比べて40nmでは、SRAMの性能を維持しつつフットプリントを縮小することができ、SRAMセルのサイズは0.242μm²で業界でも最小の寸法になるという。

　同社は今回、40nmプロセスの開発について、ArF（193nm）リソグラフィと超Low-k材料との組み合わせにより実現したという。同社は今後、40Gおよび40LPプロセスについて300mmウェーハ対応の「Fab 12」にて生産を開始し、市況に応じて「Fab 14」へと移管する計画という。