長年リソグラフィ業界では、“いじめられっ子”のような存在であったマスク技術が、課題が山積みのリソ技術の助け船として重要性を増している。改良型の光近接補正（OPC:Optical Proximity Correction）や超解像技術（RET：Resolution Enhancement Technique）、有望なダブルパターニング技術の登場によって、マスクは光露光を存続させる救世主に十分なり得える存在となった。

　経済性を考慮した気運が強まるなかで、最先端の最適な技術が最も将来性の高い技術というわけではなくなってきている。実際、半導体製造では一般的に、既存の技術がこれ以上使えない状態になるまで使い続けるのを常としている。設備投資のかかる代替手法に移行せずに、リソを長持ちする方法を技術者が見つけ、その構想に含まれたマスク技術は方向性を大幅に変えずに何とかやっていける、そんな状況だ。

　マスクメーカーである米Photronics社CTOのChris Progler氏は、このことについて、「マスク技術が大きく変わることはなさそうだ。言うなれば、スペックに合わせるために少しネジを締めるくらいのものだ」と言う。確かにマスク技術に要求される性能は年々厳しくなってきている。そしてマスク技術がインフラの限界をある意味で押し広げている。しかし、それはそもそも一つの進化的な変化であると同氏は言う。

　OPC（Optical Proximity Correction）は成熟し、技術的にあらゆる面で非常に優れた強い位相シフトマスクPSM（Phase- Shifting Mask）の域まで改良が進んだ。この強いPSMは必要はなく、ついでに開発されたものだった。半導体業界は大方、AltPSM（Alternating PSM）のような装置を使わなくても十分に品質を得る方法を見つけていたと米Toppan Photomasks社CTO のFranklin Kalk氏は語る。「本当に強いPSMの需要があったならば、我々が作っていただろう。実際に、それは本当に必要とされていない。どのノードにおいも、強いシフターを使用する顧客は多くても数社しかない。しかし、それらの顧客も代わりにハーフトーンやOPCなどの使用できそうな方法を編み出すと、強いシフターは必要なくなり、去っていく」。

　同氏は130nmノードで強いシフターを使用し、その後90nmではそれを止めた顧客の場合について話した。その顧客は、その間もKrF（248nm）の露光装置を使い続けていた。「現在、開口率（NA）が変化しており、露光装置に多少魅力が出てきた。しかし、Kl値に目覚しい進歩があるわけではなかった。しかし彼らは考え方を変えた。彼らの求めるイメージング技術を実現するより良い手法をようやく見つけたのだ」。

　現在、強力な位相シフターを使用しなくても、台湾のTSMC社やUMC社のようなファウンドリやIDM（垂直統合型半導体メーカー）は、65nmノードの転写を実現していると、米Mentor Graphics社のビジネス開発、シリコン設計担当ディレクターCliff Ma氏は語る。「65nmでは、明らかにAltPSMはやりすぎだった。コストもかかりすぎたし、それで得られるメリットもそれ相当のものではなかった」。

　それに代わって、OPCやその他のRETが成熟していった。「OPCをより高速に、またエレガントに実施する方法が見つかった。もちろんArF（193nm）の露光装置のインパクトは小さくはない」とKalk氏は言う。「そして今、非常に高NAの液浸リソグラフィが可能になると、より風変わりなマスクアーキテクチャへ向かう必然性は低くなる」。

　「まだ強位相シフターの居場所はあり、それらを使用する企業もまだある。特に大手IDMがそうだ」と、米Synopsys社の製造装置製品グループ担当ディレクターTracy Weed氏は言う。同社は暗視野のAltPSMの特許を持っているが、需要は多くないと同氏も認めている。「減衰型位相シフトマスクAttPSM（Attenuated PSM）や解像度以下のアシストパターンによって、十分広いプロセスウィンドウの域まで到達することが可能だ。それは非常に魅力的だった。対比し、プロセスウィンドウを考慮するならば、明らかに、おしなべて、強いシフターは他の多くの技術よりも間違いなく優れている。しかし、よく考えると、それは辛うじて良いだけである」。

　マスクの世界が全く何も変わっていないというわけではない。事実、いくつかの要因でフォトマスクは複雑になり続けており、それと連動する液浸リソグラフィやHyper-NAリソグラフィのもたらす影響も少なくない。それによってマスクの理解、モデル化、分析がしにくくなってきているとProgler氏は7月に開催されたSEMICON Westのパネルディスカッションで語った。¹）

　「以前は問題にならなかったが、今そういった露光手法で起きるマスクでの電磁効果と言われる問題がある。例えるなら、マスクは山脈の上を飛行機で飛んでいるようなものだった。人は基本的に平坦に見えるかどうか、そして手近に見えるかどうかだけに気を付けていた。今、Hyper-NAでマスクに取りかからねばならなくなり、難題が見えてきている。それらすべてがイメージングに影響を及ぼす」。

　その影響とは、ある程度、マスクがより強力な光学的要素になるということだと同氏は言い添える。そのため、シミュレーションの性能を補償できるように向上し、予想される結果を理解するためにより多くのデータを集めなければならない。

　Hyper-NAイメージングの最も大きな課題の1つはおそらくマスクの偏光効果である。Weed氏は、それに加えて、このような効果については、その光源から出る光が何とどのように作用するか徹底的にシミュレーションする必要があると語る。「マスクは常に犠牲になってきた。しかしHyper-NAや偏光効果により、マスクが今まで以上に光学系と切りはなせないものになろうとしている。露光装置内部にはこれらの膨大な数のレンズ（マスク）があり、それらのレンズに関連する全ての曲率と種々の問題が生じる。この石英（マスク）により、以前は重要でなかった効果が重要になってきている。そしてこの大きな石英の厚板が今、その露光装置に不可欠なものになる」。

　マスクメーカーにとって、Hyper-NAは興味深い課題である。マスクがNA1以下の場合とは異なるものになるからだとKalk氏は言う。NA1以下では、通常、ハーフトーン位相シフターの方がバイナリーマスクよりも良好なイメージを生成することができるだろう。しかし、NAが1より十分大きい場合は逆になる。「実際にバイナリーのイメージング性能はハーフトーンよりも少しいい。つまり、焦点深度と露光許容度を一緒に考慮するかどうかである。そして、その理由は、マスク吸収層の電気的特性に関係している」。

　Toppan Photomasksはさまざまな企業協力によるR＆Dを率い、Hyper-NAリソグラフィのイメージング性能を向上する新しいマスク積層技術を開発している。「我々が目指しているのは、位相シフトであっても標準の6％の透過率のハーフトーン材料のようなものであり、それは高NAではうまく機能しない。1〜2％程度の透過率で実際に良好に機能する例えば昔からのMoSiのような材料を探している。しかし我々は、高導電率と適度の透過率量を合わせ持ち、良好なイメージングを与える可能性のある新しい種々の材料も見つけている」とKalk氏は言う。「この仕事は製造までにまだ数年かかる。液浸は2008年前半に製造に入る予定であり、それらの製造プロセス向けには既にある材料でまかなうことになる」。

　マスクの複雑さがさらに増し、転送時間がさらにもっと厳しい状態になった場合には、ダブルパターニングを使用する。1つの設計層を基本的に2つのマスクに分割してKl値を向上し、最終ウェーハでのピッチを密にする一連の手法である。

　EDAベンダーは確かにダブルパターニングに目をつけており、分割アルゴリズムを改良して複雑さを最小限に抑え、データ転送によるボトルネックを緩和しようとしている。「世界地図での4色あるいは5色問題のようなものだ。地図上で世界中の国の色を塗り分けるとき、同じ色が隣り合わないようにするために必要な最小の色の数を解く問題である。これは取り組まなければならない種類のアルゴリズムだ。ピッチ分割その他の観点で必要な次の開発ステップは、それほど大きくはない。そのため我々は市場に注力し続けていく。ダブルパターニング専任の研究員も置いている」とWeed氏は語る。

　しかしながらまだ疑問は残る。どこでパターン分割を実行するかである。可能性の1つとしてマスクメーカーによる実行があるとKalk氏は言う。「我々は既にOPCを実施している。しかしパターン分割の複雑さはまた別の問題で、別の難しさがある。しかし、今までのところ実際にかなり良い結果が出ている。マスクメーカーがこれに取り組む利点は、マスクデータの合成とマスク構築のサイクルタイムを実際に比較的短く保てることである」。

　この計画は増加し続けるデータ転送時間から逃れることによってサイクルタイムを削減できるばかりでなく、マスクメーカーが自身のプロセスにもっと精通するので、ウェーハ量産工場にとってより良いマスクを実現できる可能性もある。それでも、マスクメーカーは効率的に仕事をこなすのに必要な装置を構築するためにEDAサイドからの支援が必要になるだろう。

　パターン分割は今実行できるが、EDA装置ベンダーは分割を効率的に高速処理するための作業がもう少し必要だろう。そして、時間とともに分割はさらにもっと複雑になりそうだとKalk氏は語る。「パターン分割がうまく機能すると仮定しよう。さらにコストがかかり複雑な方向に行くことを緩和できるのであれば、パターニングを3、4倍にしないための方法は何だろうか？例えば、極端紫外線（EUV）が本当にいつ実用化されるか私たちは分からない。4〜5年後にはもっと効率的なパターン分割手法への要求が出てくるかもしれない」。

　しかし、半導体メーカーは最初にダブルパターンニングへの移行時期を決めるだろう。ダブルパターニングは32nmにおいて必要とされているが、ダブルパターニングがなくてもまだ可能と考える人もいる。「32nmでは、ダブルパターニングを必要とするメーカーもあるだろうが、多くは多分必要としないだろう。コストがかかりすぎる」と、Ma氏は言う。

　一方、Progler氏は、32nmではダブルパターニングが増えると見ている。「主流になるとは思わない。ファウンドリはあまり使わないだろう。しかし、特にメモリーでは確実にそのノードでダブルパターニングが増加するだろう」。

　SEMICON　Westの歩留まりに関するパネルディスカッションで、米IBM社Systems And Technology Groupで300mmの半導体事業を担当するバイスプレジデントDan Armbrust氏は、非常に明快に語った。「32nmでダブルパターニングが現実となる。誰かが素晴らしい新たなリソグラフィ装置を作り出さないかぎり、他の方法によるイメージングは考えられない」。

　この「素晴らしい新たな装置」はEUV露光装置なのかもしれないが、半導体メーカーの要求に応える時期には実現しない。しかし、ダブルパターニングでなされる研究も、半導体メーカーの要求に応えられるインフラを実現にするためには必要である。ダブルパターニングの準備が業界では本当にできつつあるのか？というパネルディスカッション中の質問に対してProgler氏は答えた。「マスクおよびリソグラフィの側からダブルパターニングを見ると、幅広い種類の半導体で使うにはいくつかの課題がまだ残っている。ある種の単純で規則的な設計では製造現場で既にある程度ダブルパターニングが行なわれている。しかし、一般的にもっと積極的に適用できるようにするためのロードマップがあると私は考える。3つか4つのエンジニアリング上の難しい課題がある」。

　パターンをどのように最良に分割するかということと、装置メーカーから要求されるだろう厳密なオーバーレイが2つの主要な課題である。「これを可能にするには、いくつかの装置をリフレッシュする必要があり、それには少なくとも3年かかると考える。完全なダブルパターニングの資格、すなわち本当のピッチ分割やその種のすべてのことを実現するために全力を尽くすつもりだ」とProgler氏は語る。「しかし、すべてを実現する、私はそれをダブルパターニングの‘ノード・エンタイトルメント’と呼ぼうと思うが、それを実現するためにはリソグラフィ側に必要なインフラがある」。

　パターン分割はつまらない小さな仕事ではないとKalk氏は言及する。「データを取得し、2つ以上のパターンを抽出する必要がある。多くのマスクレベルを得ようとするかもしれないが、仮に2レベルだとしよう。それらの2レベルを抽出し、それらを合わせて元に戻したときに正解が得られることを確かめる。しかし、その後、それから2つのマスクを構成しなければならない」と同氏は言う。それに加えて他の課題も出てくる。2つのマスクのオーバーレイである。

　「マスク製造では、ダブルパターニングで遭遇しているような厳密なオーバーレイ許容誤差に直面したことはこれまでない」と同氏は言う。Toppanは、マスク描画装置メーカーや測定装置メーカーと共同で測定能力の向上を行い、また、露光装置メーカーとともに、現在の能力がどんなものか検討している。「これまでのところ嬉しいことに我々が考えていたよりもずっと近いところまできている。3年以内にダブルパターニングは非常に良くなっていると思う」とKalk氏は言う。

　ダブルパターニングであろうとなかろうと、リソグラフィのプロセスウィンドウを向上するために必要と言われているのは回路設計の単純化である。それによってリソグラフィ・フレンドリーな回路設計が可能になる。この点では、Photronicsは同社に入ってくる種々の設計データがあり有望とProgler氏は考える。「我々が最も注目しているのは、最も成功している設計が非常に規則的な、言わばメモリーのようなものである点だ。歩留まり良く実際に生産している企業はこの考えの設計ルール制限を受け入れて、特にゲートレベルや高性能のプロセッサで、より規則的に、よりアレイ状の設計をしている」。

　半導体業界では、加工寸法とピッチの微細化が大きな流れである。Progler氏は、「半導体の機能や密度はまだ向上する。しかし、規則的な設計へ、より少ない構造数と加工数へと進んでいく。これは間違いなくリソグラフィや評価側の助けになる」と語る。

　「メモリーのようにより簡単にというのは、単純すぎるように響く」とWeed氏は言う。「しかし、メモリーの連中はやる気満々で生産を立ち上げることができる。規則的であるから変更はさほど多くないし、一度うまく行けばそれを全体にわたって再現すればいい」。

　NAND型フラッシュメモリーは今のこの流れの究極のデモンストレーションだ、とProgler氏は指摘する。パターンは非常に規則的で、基本的にはネスト化したラインの組み合わせである。NAND型は非常に挑戦的なK1ファクタで転写される、と同氏は付け加える。「ほぼ理論上の限界に近い業界最高の歩留まりとも言える値であり、その理由はデバイスが構築される方法にもあるが、多くはレイアウトが非常に単純であり、製造をとても迅速に立ち上げることができることにある」と同氏は言う。

　リソグラフィのプロセスウィンドウを広げるための方法として、製造を簡単化できるように、設計者により厳しい制限を課すことも挙げられる。IBMはこの流れを半導体メーカーとしてもファウンドリとしても予想していたとArmbrust氏は言う。「特に、我が社は一貫メーカーで、知的財産IPの履歴があり、移植性の問題を理解しているので、内部での設計に積極的に制約を課すことができる。さらに多くの制約を適切に課すことにより、大きな成果を実際に得ている」。

　しかし、業界標準との互換性が望まれることから、これは半導体業界の全ての部門でできることではないと同氏は説明する。しかし変えることはできるだろう。「これを前に進める興味深いポイントとして、業界標準や、設計実務での許容範囲の多くの部分をファウンドリが決定しようとしている点が挙げられると考える。これは彼らの挑戦であり、彼らは全製品、全設計に制約を加えて業界標準を押さえたいのだろう。しかしそれは難しいだろう」。

　「しかし半導体メーカーがこの問題や課題に正面から取り組むならば、制約への関与の機会を持つことには意味がある。問題は、現在の構築方法を前提として我々が業界としてどれだけ迅速に動けるかである」とAmbrust氏は語る。

1．L.Peters, “Are Designers Conscious Of Yield." Www.Semiconductor.Net/Article/Ca6461600.Html