極浅接合（USJ：Ultra Shallow Junction）の分析は、いくつかのツールやコンセプトが存在するものの、解決の必要な、ますます避けられない問題になってきている。「この測定分野における至高の目標は、デバイスの完全なる3次元プロファイル（ドーパントとキャリア）を作成可能であることだ」とベルギーIMECのプロセス技術部門Materials and Components AnalysisグループのリーダーであるWilfried Vandervorst氏は述べた。「平面デバイスが3次元構造に取って代わられると、たとえばfinFETのドーパント拡散やキャリア分布を調べられる測定ツールが必要になる」。そのようなツールは、現在の1次元や2次元ツールに匹敵する感度、定量化能力、精度、再現性と空間／深さ分解能データを提供する能力が求められる。
IMECは10年に及び、様々な検査技術を使って2次元/3次元分析に注力してきた。「我々の2次元研究では、特にナノメートルの壁を破ったことが大きな成果であり、空間分解能に関しては今、300pmの地点まできている」とVandervorst氏は述べた。「これにより、トランジスタ内部のドーパント拡散を3次元で観察できる、より小さい構造を見ることが可能だ。それは、ドーパントがどこにあっても、重ね合わせ、有効チャネル長（基本的にトランジスタの中心部分）を確認する、極めて高精度の測定が必要となる」。22nmノードではVandervorst氏が言うところの寸法はナノメートルレベルである。寸法はサイズと不釣合いなほどの重要性を持ち、極めて高い空間分解能が、必要不可欠な高精度で寸法を測定できなければならない。

　「我々は大気中の測定から真空中の測定に移行することで大きな進歩を成し遂げた」とVandervorst氏は述べた。「それらは、低いプローブ力での測定を可能とし、より信頼性のある結果と高い空間分解能をもたらすことで、多くの問題を解決する」という。これは2次元測定における大きな成果だが、現在探求されている飛躍的進歩は、finFETのようなデバイスの3次元測定でこれを可能にすることだ。同氏が言うように「2次元ではトランジスタを断面にし、それを測定する。この方法は大変うまくいく。しかし、3次元デバイスになると、そのような測定ができなくなる。finFETのゲートが50nmだとすると、50nmのゲートをどうやって断面にできるだろう。

　図はこの3次元構造を示し、ゲート下のどこまでドーパントが拡散しうるかを表している。「全体では10nm×50nmくらい」とVandervorst氏は述べた。「10nm以内では極めて難しい空間分解能と閉じ込めの問題に直面する。なぜなら、原子の数が限られているところで微細化を行っているからだ。おそらくトランジスタ1個に付きドーパント原子が5個だろう。接合深さの正確な位置決めと側面への相互拡散の測定には、有益な結果を得られるよう、最新の平均・統計データ分析が必要になるだろう。我々は原子レベルで3次元測定を可能にするシステムを開発中だ。これは電気測定であり、原子を数える原子プローブ測定に対応するものがある。将来、あらゆるものが、化学的にだけでなく電気的にも、3次元空間分解能で、極めて微量のものが測定できるようになる」。

　原子プローブを使用した3次元測定への移行は、それが避けられないとしても、簡単なことではない。この測定技術を機能させるために必要な方法、物理的課程、定量化については、まだ決定されていない。IMECは原子プローブを使って1年から1年半で結果を出したいとしている。研究者らはスキャニングプローブのコンセプトを検討している段階であり、同じ期間内によい結果を得られることを期待している。

（Alexander E. Braun）