Industry News

CNTベースの配線がGHzへ

[2008年05月号]

この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る

図 研究者は単一のCNTを使って、リングオシレータを備えたテストチップ上に1つの配線層を形成した

 米スタンフォード大学の研究者らは多層カーボンナノチューブ(MW-CNT:Multi-Walled Carbon Nanotube)を配線として使用する方法を開発し、GHzレベルの配線性能が初めて観測された。

 博士課程の学生であるGael Close氏の研究を指導した同大の電気工学教授H.-S. Philip Wong氏は、「ナノチューブは配線として機能するだろうと予想する声は多かったが、これまでデジタル回路でナノチューブ配線の実験実証が行われたことはほとんどなかった。今回、我々はナノチューブ配線の使用が有望な方法だということを確信した」と述べた。

 同プロジェクトには、ナノチューブ配線性能を調査するためのリングオシレータを備えたテストチップを設計した東芝の研究者が何人か参加した。0.25μmのテストチップは台湾TSMC社で製作され、米スタンフォード大学ナノファブリケーション・ファシリティ(SNF)に戻された後、そこでCNTが接続された。ナノチューブ溶液は米Helix Material Solutions社が提供した。

 詳細はNanoLetters誌に発表された。CMOS回路にナノチューブを固定することも課題の一つだ。配置後にナノチューブを成長させることは問題外であった。ナノチューブの成長には約800〜900℃の温度が必要で、これではCMOSチップを溶かしかねないからだ。

 Close氏は、ナノチューブを配置するため、誘電泳動効果を使った配列技術を考案した。Auの電極は2つ1組で作成され、2つの電極間にAC電界が作られた。CNTを含む溶液が所定の位置に滴下された。200kHz以下のAC電界が長くて薄いナノチューブ(長さ〜5μm、直径〜50–70nm)の1つを引き付けると、ナノチューブが整列し2つの電極間をつないだ。

 「一度ナノチューブが電極間を架橋すれば、即座に電界パターンがその周りに広がり、それ以上のナノチューブを引き付けることはない。これが各電極1組に対し1つのナノチューブを配置する方法だ」とWong氏は述べた。

 ナノチューブ配線の速度は、256個のリングオシレータを持つ11,000個のトランジスタCMOSデバイスを作成し、それぞれ配線1層を欠いたものにして、電極上にナノチューブを置いてテストされた。パッケージ化されたテストチップはPCBにも接続され、デジタル信号がGHzレベルの速度で回路を通ることを示すテストを行った。

 Wong氏は、米ジョージア工科大学のJim Meindl教授と米スタンフォード大学のKrishna Saraswat教授によるシミュレーションで、CNTが理論的にはテラヘルツレベルの配線性能能力を持つことが示された、と言う。しかし、Wong氏は、主にオンチップ・キャパシタンスが大きかったことと、いくつかのオフチップ・テスト要素が原因で、これまでの実証では比較的速度が遅かった、と述べた。

 「非常に高い周波数信号を得るにはオンチップ・キャパシタンスは極めて小さくなくてはならない。この実験では、すべてがオンチップだった。そして、キャパシタンスは大変小さい、フェムトファラッドレベルであり、駆動させようとする速度と互換性があるものだ」とWong氏は述べた。

 直径が非常に小さいCNTは金属的あるいは半導体的性質を持つが、配線に使われる、直径が比較的大きいナノチューブはほとんどいつも金属的性質を示す、と同氏は述べた。「デジタルスイッチングに必要な、直径が小さいナノチューブの絶縁特性あるいは金属特性を制御することは未だに難しい。しかし、配線になると状況は違ってくる。通常、ナノチューブのバンドギャップはナノチューブ径に反比例する。直径が大きければ大きいほど、バンドギャップは小さくなる。直径の大きいチューブではバンドギャップはほとんどゼロに近く、それらは導体ということになる」とWong氏は述べた。

 しかし、CNTの抵抗レベルはCuの数倍になりうるので、CNTの純度を向上させるため、さらなる研究が必要である。

 CNTの利点は、直径の小さいCu配線に見られるエレクトロマイグレーション(EM)が起きにくいことだ。Cu原子はEMによって配線を流れる電流と反対方向に動いてしまう。もし十分な量のCu原子が所定の位置から移動してしまうと、ボイドが形成され配線できなくなる。

 Wong氏は、CNT配線にとって一番の課題は、高い歩留まりを保ちながらCMOSチップ上にナノチューブを置くための一連の統合プロセスを考案することだ、と言う。「我々は一辺が5mmしかない極めて小さいチップを使った。そして、その上に4〜5層のリソグラフィを行わなければならない。もしウェーハ上でやれば、そんなに問題にはならないはずだ」と同氏は述べた。

 スタンフォード大学のこのプロジェクトはMARCO Inter-connect Focus Centerから3年間の助成金を得ている。Close氏はすでにCNT配線の直径を小さくし、歩留まりを向上させるための研究を行っている、とWong氏は述べた。最初の実験で256個のCNT配線のうち19個、率にして8%弱がうまく作動した。また、同研究チームは、同じ回路に2個以上のナノワイヤを持つ、より複雑な回路を実証したいと考えている。

(David Lammers)



この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る

SI Japan RESOURCE CENTER

アドバンスドエナジージャパン株式会社
金属材料のマグネトロンスパッタリングにおけるアーク抑制
JPN-ArcSputmetal-270-01.pdf
資料一覧を見る
この資料をダウンロード

EVENTS