SiPモジュールの3次元インテグレーションに向けた進展は、作られた貫通ビアの能力による。集積化したビアは、3次元SiPの方式で重要な構成要素である、RFもしくは高速のアプリケーションにおける垂直配線を提供することができる。これらはさらに薄膜MCM-Dプラットフォームでのマイクロストリップを基にした受動素子と回路の使用を可能にする。マイクロストリップ部品の使用は、共面導波路伝送回線(ガラス上にMCM-D技術を使用)を越えた、いくつかの顕著な利点を持つ。
図1は、Si貫通ビアの導入で可能になった100μm厚のHRSiウェーハを使った技術の断面図を示す。ウェーハの前面は、高品質受動素子の集積化を実現し、低損失絶縁体とCu配線に使われる。中規模の密度をもったコンデンサーと同様に、TaN抵抗も通常値25 /sq.程度で得られる。ウェーハの後面は、Cu層がマイクロストリップ素子の接地面、ビアのメタライゼーション、SiPの他の素子への配線に使用される。ビアは底部で約100μm、上部で50μmの直径寸法である。すべての標準的な種類の受動素子は、この技術プラットフォームにおいて集積化が可能である。フリップチップとワイヤーボンドの技法が、能動素子を含んだ設計に使われ全システムに適用される。
MAGAZINE ARTICLES
このページをホームページに登録Features
高性能
SiPモジュールの
集積化
[2008年05月号]
高抵抗シリコンのインターポーザー、薄膜技術、Si貫通ビアを使って、高品質受動素子と高速デジタルデバイスの3次元パッケージング化を実現する。
3次元インテグレーションと高密度パッケージ化は、将来の携帯用通信機器の開発にますます重要になっている。これらの機器は最適化された方法で集積化する必要性があり、多量の高品質な受動素子を使用する。いくつかの集積化の方法のなかで、薄膜技術が最も適切であるインターポーザー基板に適用された。高抵抗シリコン(HRSi)がインターポーザー材料に使われるとき、SiP(System-in-a-Package)モジュールの3次元インテグレーションが近づいている。HRSi基板はSi貫通ビアの集積化を可能し、RFと高速デジタルのアプリケーションに対して縦型配線技術を提供し、マイクロストリップの受動素子と回路の使用を実現する。
この記事において、薄膜HRSiを基にしたSiP技術プラットフォームの要点を解説する。RF周波数からミリ波の周波数までの範囲で、各種の周波数帯での高品質な受動素子の集積化が実証された。集積化(例としてRF-MEMSや能動素子)によって関連技術を複合化した、このプラットフォームを使うことで、現在の小型化の目標を実現することができる。
この記事において、薄膜HRSiを基にしたSiP技術プラットフォームの要点を解説する。RF周波数からミリ波の周波数までの範囲で、各種の周波数帯での高品質な受動素子の集積化が実証された。集積化(例としてRF-MEMSや能動素子)によって関連技術を複合化した、このプラットフォームを使うことで、現在の小型化の目標を実現することができる。
無線機器
どんな場所でも、またどんな時でも、即時の音声とデータ利用への使用者の要求が、今日の無線技術の変革でもたらされた新規無線機器の開発を後押しする。これらの無線機器に対する全体の要求は、これまで以上に低価格で、より小型化と軽量化、高周波数帯と低消費電力へと、さらにだんだんと厳しくなってきている。将来の発展に対して、一つの可能性のある方法は、携帯通信機器の中に大量に存在している高品質受動素子の集積化である。今日の高品質受動素子は、チップ上に集積化することは厳しい寸法上の制約のために困難であり不可能であると考えられている。追加配線数の増加により起こる性能の低下や全体のパッケージ寸法の増加そして信頼性の低下から、個別の受動素子は影響を被る。
この限界を克服する強力な解決策は、サブシステムのキャリア基板に薄膜技術を適用することである。ブロードバンドカプラー、フィルター、マッチングネットワークのような機能は、高抵抗基板のインターポーザー(RFシステム・イン・パッケージ[RF-SiP]、もしくは積層マルチチップ・モジュール[MCM-D] と呼ばれている構造の中で、低価格のガラスもしくはHRSi)上でこれらの技術を使って容易に集積化することができる。この方法での主な利点は、製造技術固有の高精度パターン(ライン、コンデンサー、インダクター、抵抗ら)で作ることができる。多層薄膜技術の更なる特徴は低温でのプロセス工程が可能である。
SiPモジュールの3次元インテグレーションを実現する技術プラットフォームの開発を記述することで、ここで発表した研究がさらに一歩前進する。高密度パッケージと組み合わせた3次元パッケージングへの集積化は、今日の通信機器においてますます重要になっている。要求される主要な技術は、HRSi基盤の使用、Si表面の保護膜、Si貫通ビア等の実現化が上げられる。
この限界を克服する強力な解決策は、サブシステムのキャリア基板に薄膜技術を適用することである。ブロードバンドカプラー、フィルター、マッチングネットワークのような機能は、高抵抗基板のインターポーザー(RFシステム・イン・パッケージ[RF-SiP]、もしくは積層マルチチップ・モジュール[MCM-D] と呼ばれている構造の中で、低価格のガラスもしくはHRSi)上でこれらの技術を使って容易に集積化することができる。この方法での主な利点は、製造技術固有の高精度パターン(ライン、コンデンサー、インダクター、抵抗ら)で作ることができる。多層薄膜技術の更なる特徴は低温でのプロセス工程が可能である。
SiPモジュールの3次元インテグレーションを実現する技術プラットフォームの開発を記述することで、ここで発表した研究がさらに一歩前進する。高密度パッケージと組み合わせた3次元パッケージングへの集積化は、今日の通信機器においてますます重要になっている。要求される主要な技術は、HRSi基盤の使用、Si表面の保護膜、Si貫通ビア等の実現化が上げられる。
ガラスからHRSi基盤へ
薄膜技術は一般的に確立した技術として考えられている。たとえば、我々の薄膜技術は、ベンゾシクロブテン(BCB, k=2.65)の交代層と電極板Cu(3〜20 μm厚)を使用し、窒化タンタル(TaN)の高精度抵抗と高密度のTa2O5コンデンサーを結合している。過去のほとんどの開発は、共面(コプレーナ)導波路電極設計を使用した低価格、低損失のAF45ガラス基板上のMCM-Dを基にしていた。RFからVバンドへの受動型機能が成功裏に集積化され、集積化した高性能フロントエンド機器に対する実効性が証明された。1)ブルートゥースRF回路、5.2GHz構内無線通信(WLAN)フロントエンド受信機らの幾つかのデモ機が開発された。
3次元インテグレーションと高密度パッケージに対する今日の要望では、AF45ガラスの多くの欠点に関するものが占めている。最初に、Si貫通ビアのインテグレーション、ウェーハの薄化、そしてマイクロマシニングを達成することは難しい。2番目に、ガラスの低熱伝導性により、扱うことのできる電力が制限される。高性能でこれらの機能を提供することができるHRSiは代替の材料として適切である。それゆえ、ガラス技術でのMCM-Dは、高性能の受動素子と回路(例えば、7GhzのMCM-Dパワースプリッター性能と50GHzの分散バンドパスフィルターが実証された2)の集積化を実現するHRSi(>4k-cm)キャリア基板に移行した。
3次元インテグレーションと高密度パッケージに対する今日の要望では、AF45ガラスの多くの欠点に関するものが占めている。最初に、Si貫通ビアのインテグレーション、ウェーハの薄化、そしてマイクロマシニングを達成することは難しい。2番目に、ガラスの低熱伝導性により、扱うことのできる電力が制限される。高性能でこれらの機能を提供することができるHRSiは代替の材料として適切である。それゆえ、ガラス技術でのMCM-Dは、高性能の受動素子と回路(例えば、7GhzのMCM-Dパワースプリッター性能と50GHzの分散バンドパスフィルターが実証された2)の集積化を実現するHRSi(>4k-cm)キャリア基板に移行した。
HRSiの表面保護
HRSiは基板の材料として優れた特性を持っているが、Si-SiO2界面で避けられない自由電荷の存在が、バルクHRSiのRF特性を大幅に劣化させる。この問題を解決する一つの方法は、Arのような原子をSi-SiO2界面に大量に注入することである。3)Si基板にトラップが発生し移動電荷を防止する。界面は薄膜のプロセス後、保護膜が張られる。4)本文献の主題である、保護膜の技術がウェーハに適用された。
貫通ビア技術
図1 本プラットフォームは、High-Q受動回路を集積化するために高抵抗Si基板、BCB絶縁膜、TSVを使用している
実証
図2 5.2GHzで素子をひと束にしたマイクロストリップフィルターと、31GHzでひと束にしたバンドパスフィルターの測定とシミュレーションの結果は良好な一致を示す
マイクロストリップ伝送回線の良好な性能が、たとえばフィルターのような高品質分布素子の集積化を可能にしている。本記事では、5.2 GHzのひと束のバンドパスフィルターと31 GHzの結合線バンドパスフィルターの集積化について紹介する。両方のバンドパスフィルターに対して、性能の測定とシミュレーションの間に良好な一致が認められる(図2)。ひと束のバンドパスフィルター(2.4 × 1.5 mm2寸法)に対して、10%の3dB帯域幅と4.5dBの挿入損失が測定された。マイクロストリップ結合線バンドパスフィルター(3.1 × 1.2 mm2)は、5.1%の相対帯域幅で2.7 dBの挿入損失を示した。これらの結果でマイクロ波の最低周波数からミリ波の周波数まで変動する高性能受動素子の集積化に対して本技術の多様な能力が実証された。
見解
図3 伝送が30Ghz中心で零になるマイクロストリップ結合線バンドパスフィルターの写真。零を発生するカップリング部がハイライトされている
本研究は3次元薄膜RFモジュールの開発を大幅に進展させる。マイクロストリップを基にした受動素子は、薄膜MCM-D技術プラットフォームに成功裏に集積化することができた。フリップチップとワイヤーボンドの技法が、能動素子を含んだ設計に使われ全システムに適用され、そして適切な技術を一緒にしてSiPを作り上げる。全体の性能は、最適な技術を使ったシステムの素子を持つことによって最大化することができる。同様な技術プラットフォームが、今のICを超えそしてRF-MEMS技術開発の基礎になる。最終目標として、薄膜の受動素子、RF-MEMS、 能動素子を集積化する技術が、新規のより高度な機能を持ったモジュールを実現するために組み合わされる。
謝辞
先端パッケージR&Dを遂行するIMECのAPICプログラムの組織でこれらの結果が得られた。
参考文献
1. G. Carchon et al., “Multi-Layer Thin-Film MCM-D for the Integration of High-Performance RF and Microwave Circuits,”IEEE Trans. CPT, 2001, Vol. 24, No. 3.
2. G. Posada et al., “Low-Loss Coupled Line Filters With Transmission Zeros in Multi-Layer Thin-Film MCM-D Technology,”IEEE MTT-S Digest, 2004, p. 1471.
3. A.B.M. Jansman et al., “Elimination of Accumulation Charge Effects for High-Resistive Silicon Substrates,”Euro. S-SDR, 2003, p. 3.
4. G. Posada et al., “High-Resistivity Silicon Surface Passivation for the Thin-Film MCM-D Technology,”SiRF, 2006, p. 46.
5. G. Posada et al., “Microstrip Thin-Film MCM-D Technology on High-Resistivity Silicon With Integrated Through-Substrate Vias,”European Microwave Week, October 2007.
2. G. Posada et al., “Low-Loss Coupled Line Filters With Transmission Zeros in Multi-Layer Thin-Film MCM-D Technology,”IEEE MTT-S Digest, 2004, p. 1471.
3. A.B.M. Jansman et al., “Elimination of Accumulation Charge Effects for High-Resistive Silicon Substrates,”Euro. S-SDR, 2003, p. 3.
4. G. Posada et al., “High-Resistivity Silicon Surface Passivation for the Thin-Film MCM-D Technology,”SiRF, 2006, p. 46.
5. G. Posada et al., “Microstrip Thin-Film MCM-D Technology on High-Resistivity Silicon With Integrated Through-Substrate Vias,”European Microwave Week, October 2007.
bGeert Carchonは1996年と2001年にベルギーKatholieke Universiteit Leuven (KULeuven)にて修士と博士号を取得した。現在彼はIMECで不均一RF装置プログラムのマネージャである。
Guillermo Posada Quijanoは2003年にスペインUniversity of Sevilleにて電気通信エンジニアリングの修士の学位を取得した。現在彼はKULeuvenとの共同で博士号を取るための勉強をしている。
Guillermo Posada Quijanoは2003年にスペインUniversity of Sevilleにて電気通信エンジニアリングの修士の学位を取得した。現在彼はKULeuvenとの共同で博士号を取るための勉強をしている。
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
~Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
~装置とプロセスをどう制御するのか?~」
関連記事はこちらから










