3次元TSV技術は、電気的性能、メモリーレイテンシ、電力、チップ内外のノイズに関連する問題を解決するため、多くのアプリケーションに採用されるだろう。いくつかのアプリケーションでは、ロジックとの高帯域メモリインターフェースがTSV技術を開発する上で主な推進役となっている。同技術に対する期待は高まるばかりだが、業界関係者の多くは量産への移行を待っている状況だ。積層の量産に踏み切るのはいつが有利でいつが不利なのか？TSV市場が拡大するのはいつになるだろう？

　小型化の流れが一つの牽引役だ。現在、カメラモジュールのイメージセンサに導入されているのがTSV技術を使った最初の量産アプリケーションであり、すでに東芝、沖電気などには生産ラインが設置されている。しかし、ほとんどのアプリケーションで、小型化のためだけにTSVを使うというのは正当な理由にはほとんどなり得ない。もし容積縮小が唯一の目標なら、パッケージレベルの積層やワイヤボンディングまたは垂直統合の方がもっとコスト効果が高くなる。この技術は携帯電話で広く使われており、継続的に技術革新がなされている。ワイヤボンディングのコストは比較的低い。韓国Samsung社はNAND型フラッシュメモリーにTSVを採用することを検討している一方で、他の企業は、TSVのコストは妥当ではないし、要求される密度はダイの微細化と積層ワイヤボンディングでまかなえるだろうと主張する。NAND型フラッシュメモリー向けのTSV技術は2012年以降まで量産に使用されることはないだろう。

　TSVを使ったDRAM向け量産アプリケーションが最初に登場するのは、サーバー市場では2010年以降になると思われる。TSV技術を使ってDRAM上に積層される最初のプロセッサは2014年以降だろう。FPGAは、KGD (Known Good Die)、コスト、歩留まりの問題解決の状況によっては、2013年になってもまだTSVを使用していないかもしれない。

　3次元ICの利点にも関らず、3次元アーキテクチャの導入にはいくつかの課題がある。それらは同技術の普及のためには乗り越える必要がある。

•EDAツールと設計方法の商業的利用可能性

•電力密度の増加による熱の懸念

•試験、特に再分割されたロジック

　3次元インテグレーション技術が商業的に実現可能なものになるためには、適切なEDAツールと方法により回路設計者が同技術を使えるようにならなければならないだろう。設計ツールは、3次元インフラでは、スムーズな3次元設計フローに必要な、よりよい熱モデリング、有限要素解析、フロアプランニング、レイアウトツールとの関連性が弱いままだ。2次元ICに使用されている現在の設計ツールは3次元ICに容易に拡張することができない。3次元アーキテクチャへの動きは多くのアプリケーションで熱の問題を際立たせる可能性がある。これまで数多くの成果が得られた。しかし、サーマルビアのようなソリューションが貴重な部分を占めている。多くの企業は、TSVの導入に付随する試験の問題を、生産環境におけるより複雑なデバイスに対し十分に調査していない。

　3次元TSVが導入されることに疑いの余地はないが、量産の時期はコストという点でTSV技術と既存の技術をいかに比較するか次第である。カメラモジュール用イメージセンサはすでに量産段階だ。その他のアプリケーションについては、新しい技術が導入されるときはよくあることだが、導入までに当初の予想よりも長い時間がかかる。進歩はみられるものの、依然として、設計、熱、試験の問題がいくつかのアプリケーションにTSVを採用するにあたっての障害となっている。

1. Y. Xie, G. Loh, B. Black and K. Bernstein, “Design Space Exploration for 3-D Architectures,”ACM J. on Emerging Technologies in Computing Systems, 2006, Vol. 2, No. 2, p. 65