2008年4月11日、東京コンファレンスセンター・品川においてSemiconductor International日本版（SIJ）主催の第16回テクニカルセミナー「低消費電力化に寄与する次世代トランジスタ形成技術」が開催された。32nmプロセスの開発を進める各社は、High-k/メタルゲートの導入を模索しているが、そのプロセスインテグレーションでは、各社各様の試行錯誤が行われている現状のようだ。

　特にHigh-k/メタルゲートの導入では、ゲートを先に形成するか、最後に形成するかによって、ゲートファースト、ゲートラストプロセスと分けられ、プロセスフローが大きく変わってくる。日本アイビーエム東京基礎研究所サイエンス＆テクノロジー担当川瀬桂氏は、IBMの微細化の進捗状況を示しながら「ゲートを積んでからアニールにかける方法、ゲートファーストをIBMでは採用する」と明かした。半導体先端テクノロジーズ（Selete）奈良安雄氏は、「米Intel社は45nmプロセスからゲートラストでHigh-k/メタルゲートを導入したとみられるが、このプロセスはコストが高い。日本の半導体メーカーはこの点をよく考えて決める必要がある」と指摘した。High-k膜の材料はHf系で集約。メタルゲートはTa、Ti系の材料やFUSIなどいろいろな選択肢がある。「業界のコンセンサスが得られるまでにはまだ時間がかかる」（奈良氏）状況だ。

　米SEMATECH Program Manager of Advanced Dielectric and Electrode Program Paul Kirsch氏は、HfO₂/HfSiONに続く2010年以降の第2世代High-kの検討が始まったことを明かした。これにはHfTiSiONが候補として挙がっており、1070℃のスパイクアニール後のHfTiSiONは酸化膜換算膜厚（EOT）0.84で良好なCV特性を得られたとしている。

　米Mears Technologies社社長兼CEO Robert J. Mears氏は、「ムーアの法則の維持に向けて」と題し講演した。CMOSプロセスはリーク電流の観点から限界に近く、同社独自の超格子技術を用いたソリューション「MST」などの革新的な技術が必要で、米ATDF社のデモにおいてもMSTは駆動電流を増加しながらゲートリーク電流の大幅な削減を実現したという。

　米SAFC Hitech社社長Albert Barry Leese氏は、「High-k膜用のプリカーサなど、次世代材料の役割が今まで以上に大きくなってきている」と語る。研究開発フェーズの早い段階から装置メーカーや半導体メーカーと材料メーカーは成功への道筋を定め、深くコラボレートする必要があるとしている。